1. Khái niệm
PCI (Peripheral Component Interconnect bus):
- Được phát triển bởi Intel, 1992
- Đáp ứng được yêu cầu về chuẩn bus tốc độ cao
- Được chọn làm chuẩn giao tiếp của hầu hết card thiết bị ngoại vi
2. Ưu điểm chính của PCI
Speed: Có thể truyền tốc độ 133MBytes với 32bit hoặc 266 MBytes/s với 64 bit
Configurability:
- Hệ thống bus độc lập với processor
- Cho phép định cấu hình tự động dễ dàng cho người sử dụng
Multiple Master:
- Bất kỳ thiết bị nào cũng có thể là chủ bus
- Hỗ trợ cơ chế DMA
Reliability:
- Có tính Hot plug và Hot swap: Khả năng thay đổi module mà không làm ảnh hưởng tới hoạt động của hệ điều hành
3. Đặc tính cơ bản của PCI
- Là cầu nối giữa bộ vi xử lý và bus mở rộng
- Khả năng giao tiếp tối đa 256 thiết bị
- Là bus 32 bit với tốc độ 133MBytes/s
- Có khả năng mở rộng 64 bit với tốc độ 266MBytes/s
- Làm việc với hệ thống đa xử lý
- Hỗ trợ nguồn 5V và 3.3V
- Truyền dữ liệu liên tục với chiều dài bất kỳ
- Tần số làm việc trong khoảng 0 đến 33MHz
- Tín hiệu địa chỉ và dữ liệu được dồn kênh
- Hỗ trợ ISA, EISA, MCA
- Định cấu hình qua phần mềm và thanh ghi
- Đặc tính độc lập với bộ vi xử lý
4. Khe cắm PCI
5. Các ngõ tín hiệu PCI
6. Phân xử bus PCI
- Khi có nhiều thiết bị cùng yêu cầu làm chủ bus, việc phân xử bus dựa vào bộ Arbiter
- REQ: tín hiệu yêu cầu làm chủ bus
- GNT: tín hiệu cấp bus
7. Giản đồ thời gian việc phân xử bus của 2 thiết bị master
Chu kỳ 1: Bộ arbiter phát hiện REQA tích cực, và phản hồi tín hiệu GNTA để cấp bus
Chu kỳ 2: Thiết bị A đặt FRAME tích cực để bắt đầu truyền. Trong khi đó REQB tích cực, bộ arbiter phản hồi tín hiệu GNTB.
Chu kỳ 3: Thiết bị B nhận GNTB nhưng không thể làm gì vì việc truyền dữ liệu dang thực hiện
Chu kỳ 6: Thiết bị B phát hiện bus ở trạng thái nghỉ bởi vì FRAME và IRDY không tích cực. Nó đặt tín hiệu FRAME tích cực
Chu kỳ 7: Bộ arbiter phát hiện REQB không tích cực và đáp ứng GNTB không tích cực
8. Các lệnh của bus PCI
9. Chu kỳ đọc PCI
Các bước thực hiện:
Chu kỳ 1: Bus ở trạng thái nghỉ
Chu kỳ 2: Tín hiệu FRAME tích cực, master xuất địa chỉ và lệnh ở AD và C/BE
Chu kỳ 3: Master xác lập IRDY để báo sẵn sàng nhận dữ liệu từ target
Target xác lập DEVSEL để xác nhận cấp nhận việc giải mã thiết bị được chọn
Chu kỳ 4: Target đặt dữ liệu vào AD bus, TRDY xác lập để báo dữ liệu sẵn sàng
Chu kỳ 5: Target không xác lập TRDY để báo dữ liệu kế chưa sẵn sàng
Chu kỳ 6: Target đặt dữ liệu kế lên AD bus đồng thời xác lập TRDY
Chu kỳ 7: Master không xác lập IRDY để báo chưa sẵn sàng nhận dữ liệu kế
Chu kỳ 8: Master xác lập IRDY và không xác lập FRAME đề báo đây là dữ liệu cuối được truyền
10. Chu kỳ ghi PCI
Các bước thực hiện tương tự việc đọc dữ liệu
- IRDY xác lập trước để báo dữ liệu ghi đã sẵn sàng
- TRDY xác lập để báo target có thể nhận dữ liệu kế
11. Chip giao tiếp PCI
The PCI 9050
- High performance PCI bus target (slave)
- Bus speed of 8 MHz,
- 5 Mbytes/second to PCI’s 33 MHz, 132 Mbytes/second data transfer capability
Nguồn: leanhnhat
Bạn Có Đam Mê Với Vi Mạch hay Nhúng - Bạn Muốn Trau Dồi Thêm Kĩ Năng
Mong Muốn Có Thêm Cơ Hội Trong Công Việc
Và Trở Thành Một Người Có Giá Trị Hơn
Bạn Chưa Biết Phương Thức Nào Nhanh Chóng Để Đạt Được Chúng
Hãy Để Chúng Tôi Hỗ Trợ Cho Bạn. SEMICON
Hotline: 0972.800.931 - 0938.838.404 (Mr Long)
