Trung tâm đào tạo thiết kế vi mạch Semicon

Login

Username: Password:

Forgot your password? Forgot your username?
ĐĂNG KÝ TÀI KHOẢN ĐỂ TRUY CẬP NHIỀU TÀI LIỆU HƠN!

Create an account

Skip to content

Môi trường lập trình cho FPGA

Monday, 24 June 2019 20:28 Semicon Editor 01

Hiện nay, có nhiều nhà cung cấp sản phẩm FPGA trên thị trường như Altera, Xilinx, Actel… Sản phẩm của môi nhà cung cấp lại có những ưu, nhược điểm riêng do các hãng đều sản xuất theo công nghệ riêng của mình.

Chính vì vậy mỗi hãng lại đưa ra một sản phẩm phần mềm riêng đi kèm làm môi trường thiết kế và nạp cho chip FPGA của hãng đó như của Altera là Quartus II, Actel có Actel Libero còn Xilinx có ISE.

1. ISE

Hệ thống phần mềm ISE của Xilinx là một môi trường thiết kế tích hợp bao gồm thiết kế chương trình, mô phỏng và thực hiện các thiết kế trên các thiết bị FPGA hay CPLD. ISE có thể tham gia vào việc điều khiển mọi giai đoạn trong quy trình thiết kế.Thông qua giao diện của ISE, người dùng có thể can thiệp vào các thiết kế và sử dụng các công cụ thực hiện thiết kế. Ngoài ra người dùng còn có thể can thiệp vào các file hay tài liệu có liên quan đến project đang thiết kế.

Giao diện phần mềm ISE

Hình 1: Giao diện phần mềm ISE

Cửa sổ nguồn

Cửa sổ này bao gồm các file nguồn của 1 project (gồm các file được viết hoặc các file có sẵn được đưa vào project). Trong cửa sổ này có một danh sách mà qua đó người dùng có thể chọn các file nguồn cho các mục đích thiết kế cụ thể như tổng hợp, thực thi hay mô phỏng.

Cửa sổ xử lí

Cửa sổ này cho ta biết các thiết kế đã sẵn sàng để chạy (bao gồm cả mô phỏng và thực thi) hay chưa (ví dụ khi bạn muốn chạy một thiết kế trong file nguồn đã chọn). Để chạy một thiết kế, ta click đúp vào thiết kế đó, khi thiết kế đã được thực thi thành công, một dấu tích xanh sẽ xuất hiện bên cạnh thiết kế đó. Khi chạy một thiết kế, ISE sẽ tự động chạy các thiết kế nhỏ hỗ trợ cho thiết kế đó.

2. Các bước để tạo ra một thiết kế với ISE

2.1. Tạo một Project

Chọn File > New Project…xuất hiện thuật sĩ tạo Project mới.

Gõ tên Project trong trường Project Name field.

Chọn đến thư mục muốn chứa Project rồi chọn Next.

Chú ý rằng HDL phải được lựa chọn từ danh sách Top-Level Source Type, các thông số khác chọn như trong hình 2.

Hình 2: Các lựa chọn tạo project với Virtex 4.

2.2. Tạo mã nguồn VHDL

Để tạo ra file mã nguồn VHDL cho Project ta làm như sau:

Chọn New Source trong New Project Wizard.

Chọn kiểu mã nguồn VHDL Module.

Gõ từ bàn phím tên của file mã nguồn là counter (ví dụ là tạo ra mã nguồn cho counter).

Quan sát thấy rằng hô kiểm tra Add to project được lựa chọn.

Kích Next.

Khai báo các cổng cho bộ counter bằng cách điền các thông tin như hình dưới đây:

Hình 3: Khai báo các cổng cho một ví dụ tạo một counter 4 bit.

Kich Next cho tới khi kết thúc và một file VHDL được tạo ra với các khai báo ban đầu là các cổng in, out…

Từ đây ta có thể viết mã nguồn VHDL cho bộ counter nhưng ta cũng có thể lấy counter trong ví dụ có sẵn của ISE. Để sử dụng ví dụ này ta làm như sau:

Mở ví dụ bằng cách: Edit > Language Template…

Dùng biểu tượng “+” duyệt đến mã nguồn của ví dụ như sau: VHDL > Synthesis Constructs >Coding Examples>Counters>Binary>Up/Down Couter>Simple Counter.

Để dùng lựa chọn Simple Counter ta chọn Edit > Use in File hoặc chọn nút Use Template in File trên Toolbar.

Đóng cửa sổ Language Template.

Như vậy mã VHDL trong ví dụ đã được chèn vào file mã nguồn mà ta muốn tạo.

Để chương trình này có thể chạy đúng được ta phải quan sát và sửa lại một số chỗ cho phù hợp với khai báo ban đầu. Đó là những vị trí mà chương trình đã đánh dấu trong dấu “<...>” để cuối cùng ta được file mã nguồn có nội dung như sau:

entity counter is

Port ( Clock : in STD_LOGIC;

Direction : in STD_LOGIC;

c : out STD_LOGIC_VECTOR (3 downto 0));

end counter;

architecture Behavioral of counter is

begin

process (Clock)

begin

if Clock='1' and Clock'event then

if Direction ='1' then

c <= c + 1;