Trong hệ thống SoC, BUS là thành phần chính kết nối các master và slave. Nó giúp các master có thể truy xuất (đọc/ghi) các slave bằng cách chuyển thông tin điều khiển và dữ liệu từ master đến slave; đồng thời, chuyển dữ liệu và thông tin phản hồi từ slave đến master.

Hãy tưởng tượng, một thành phố có rất nhiều tòa nhà, để di chuyển từ tòa nhà này đến tòa nhà khác thì bạn phải đi qua các con đường. Bus giống như "các con đường" liên kết giữa các master và slave.
Để giao thông trong thành phố có thể thông suốt thì mọi người tham gia giao thông phải tuân thủ luật giao thông. Giao thức bus chính là luật giao thông mà các master và slave phải tuân thủ khi kết nối với hệ thống bus.
Tại các điểm giao nhau như ngã ba, ngã tư, ... hệ thống đèn giao thông được sử dụng để điều tiết quá trình giao thông. Nó sẽ phân xử phía nào được phép đi, phía nào phải đứng chờ. Bus cũng có chức năng phân xử tương tự. Khi nhiều master cùng yêu cầu truy cập đến các slave, bus sẽ phân xử xem yêu cầu nào được đáp ứng trước, yêu cầu nào được đáp ứng sau.
Các tòa nhà nằm trên các con đường trong thành phố đều có số nhà gọi là địa chỉ giúp xác định chính xác vị trí của nó. Các slave kết nối với bus cũng có địa chỉ (address), master muốn truy cập đến slave nào thì phải gửi yêu cầu kèm theo địa chỉ của slave đó. Bus có nhiệm vụ giải mã địa chỉ để đưa các yêu cầu của master đến đúng slave mong muốn.
Tóm lại, bus là có chức năng cơ bản là:

• Liên kết (interconnect) giữa các master, slave hoặc giữa các bus khác trong hệ thống
• Phân xử truy cập (arbitrate)
• Giải mã địa chỉ (decode)

Hình 1: Minh họa về BUS hệ thống

AXI (Advanced eXtensible Interface) là một trong các giao thức BUS (BUS protocol) trong họ AMBA (Advanced Microcontroller Bus Architecture) được phát triển bởi hãng ARM. Giao thức AXI được sử dụng phổ biến vì đây là giao thức mở, có nhiều đặc điểm hỗ trợ các hệ thống hiệu năng cao (high-performance) và tần số cao (high-frequency). Những đặc điểm này gồm:

• (1) AXI tách riêng pha truyền địa chỉ (address), thông tin điều khiển (control) với pha truyền dữ liệu (data)
• (2) Hỗ trợ việc trao đổi dữ liệu unaligned và hỗ trợ write strobe
• (3) Hỗ trợ các transaction theo cơ chế burst và chỉ cần phát địa chỉ đầu tiên của burst
• (4) Tách riêng kênh dữ liệu đọc (read) và kênh dữ liệu ghi (write)
• (5) Hỗ trợ phát nhiều địa chỉ chồng lấn (multiple outstanding)
• (6) Các transaction có thể hoàn thành không theo thứ tự (out-of-order)
• (7) Cho phép chèn thêm các tầng thanh ghi giúp timing của BUS nói riêng và của hệ thống tốt hơn.

Đọc đến đây, các bạn có thể cảm thấy mơ hồ vì không biết một loạt các thuật ngữ như unaligned, transaction, burst, multiple outstanding, out-of-order hoặc "chèn thanh ghi để cải thiện timing" là gì? Các đặc điểm này được liệt kê trong tài liệu mô tả về chuẩn Bus AXI, tác giả chỉ liệt kê lại và sẽ làm rõ từng đặc điểm trong loạt bài phân tích về giao thức Bus này.
Bạn đọc lưu ý, loạt bài này không có mục tiêu "dịch" lại tài liệu chuẩn mà tập trung minh họa, giải thích về giao thức bus AXI từ đó làm rõ từng đặc điểm và phân tích những ưu điểm của chuẩn bus này.

Giao thức AXI quy định về chuẩn giao tiếp (interface) giữa:

• Một master và interconnect (bus)
• Một slave và interconnect (bus)
• Một master và một slave (một master kết nối trực tiếp với một slave)

Hình 2: Interface và interconnect (bus)

Đọc và ghi gọi chung là một truy cập (access). Một truy cập được hiểu là một transaction nên trong bài viết, đôi khi tác giả sử dụng một trong hai thuật ngữ này với cùng một ý nghĩa.
3) Cấu trúc phân kênh của AXI
AXI hoạt động dựa trên 5 loại kênh độc lập. "Độc lập" hiểu theo nghĩa là mỗi kênh có vai trò, nhiệm vụ khác nhau và việc hoàn thành nhiệm vụ của mỗi kênh không bị phụ thuộc vào kênh khác chứ không có nghĩa là "không liên quan đến nhau". 5 kênh này gồm:

• Kênh địa chỉ đọc (Read address channel), gọi tắt là kênh AR, truyền thông tin địa chỉ và thông tin điều khiển của một transaction đọc từ master đến slave
• Kênh dữ liệu đọc (Read data channel), gọi tắt là kênh R, truyền dữ liệu đọc và thông tin response của một transaction đọc từ slave đến master
• Kênh địa chỉ ghi (Write address channel), gọi tắt là kênh AW, truyền thông tin địa chỉ và thông tin điều khiển của một transaction ghi từ master đến slave
• Kênh dữ liệu ghi (Write data channel), gọi tắt là kênh W, truyền dữ liệu ghi từ master đến slave
• Kênh đáp ứng ghi (Write response channel), gọi tắt là kênh B, truyền thông tin response của một transaction ghi từ slave đến master.

Hình 3: Các kênh trong một interface AXI

Một truy cập (access) hoặc một transaction bao gồm 4 thông tin cơ bản:

• Thông tin địa chỉ (address) để xác định đích (vị trí, slave) mà transaction sẽ được xử lý.
• Thông tin điều khiển (control) để xác định thuộc tính của transaction như loại burst, độ dài (length) burst, kích thước (size) burst và các thuộc tính khác. 
• Thông tin dữ liệu (data) của transaction
• Thông tin response để xác định trạng thái của transaction có bị lỗi hay không.

Một burst là toàn bộ các transfer dữ liệu trong một transaction. Mỗi transfer dữ liệu gọi là một beat. Mỗi burst gồm một hoặc nhiều beat. Mỗi transaction truyền quản lý một burst có thuộc tính được quy định bởi thông tin điều khiển.
Một transaction đọc được quản lý bởi 2 kênh:

• Kênh AR
• Kênh R

Một transaction ghi được quản lý bởi 3 kênh:

• Kênh AW
• Kênh W
• Kênh B

Chú ý, đối với transaction đọc, thông tin dữ liệu và thông tin response được truyền chung trên kênh R. Đối với transaction ghi, thông tin dữ liệu được truyền trên kênh W còn thông tin response được truyền trên kênh riêng là B.
Cấu trúc phân kênh này thể hiện rõ đặc điểm "(4) Tách riêng kênh dữ liệu đọc (read) và kênh dữ liệu ghi (write)" đã nói phía trên. Việc tách riêng này giúp transaction ghi và transaction đọc có thể thực hiện song song mà không cần phải theo thứ tự.
Giao thức APB (Advanced Peripheral Bus) là một ví dụ về việc không tách riêng kênh dữ liệu đọc và kênh dữ liệu ghi nên tại một thời điểm, chỉ đọc hoặc ghi được truyền trên interface.
4) Transaction đọc
Một transaction đọc gồm hai bước xử lý:

• Phía Master gửi một thông tin địa chỉ và thông tin điều khiển để khởi động một transaction đọc trên kênh AR.
• Phía slave gửi các dữ liệu kèm thông tin response trên kênh R. Số lượng dữ liệu và thông tin response được quy định bởi thông tin điều khiển phát từ phía master trên kênh AR.

Hình 4: Transaction đọc

5) Transaction ghi
Một transaction ghi gồm 3 bước xử lý:

• Phía master gửi một thông tin địa chỉ và thông tin điều khiển để khởi động một transaction ghi trên kênh AW
• Phía master gửi các dữ liệu ghi trên kênh W. Số lượng dữ liệu ghi được quy định bởi thông tin điều khiển phát từ phía master trên kênh AW
• Phía slave gửi thông tin response khi burst ghi đã hoàn thành.

Hình 5: Transaction ghi

Chú ý, response của transaction ghi chỉ phát khi burst đã hoàn thành và chỉ một response được phát để báo hiệu cho một burst. Điều này khác với transaction đọc, mỗi dữ liệu đọc kèm theo một response và giá trị response có thể khác nhau. Xét lại ví dụ hình 4, trong transaction A, response 0 có thể báo hiệu dữ liệu đọc thứ nhất không "không lỗi" nhưng response 1 có thể báo lỗi dữ liệu đọc thứ 2. Các giá trị (loại response) sẽ được trình bày cụ thể ở những phần sau.